Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur (Professorship)

Parent Units:
Technische Universität Dresden (TUD)

Contact

web:	https://tu-dresden.de/ing/informatik/ti/vlsi
email:	e-mail
phone:	+49 351 463-38243
fax:	+49 351 463-38324
postal address:	Technische Universität Dresden (TUD), Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, 01062 Dresden, Germany
office address:	Technische Universität Dresden (TUD), Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur, Nöthnitzer Str. 46 (Andreas-Pfitzmann-Bau, R1094), 01187 Dresden, Germany
partner:	Technische Universität Dresden

Expertise

Forschungsschwerpunkte:

Werkzeuge für die Entwicklung eingebetteter Anwendungen	Befehlssatzmodellierung und Architektursimulation Targetdebugger für eingebettete Systeme Fehlerinjektion und Beobachtung mittels Trace-Hardware
Heterogenes und hochparalleles Rechnen	applikationsspezifische Beschleunigerkernel für GPUs und FPGAs heterogene Systemintegration mit lose (PCIe, GbEth) und eng (Zynq, FPGA SoC) gekoppelten Beschleunigern Laufzeitrekonfiguration und Nutzerisolation
Hocheffiziente, wiederverwendbare digitale Entwurfskomponenten	Durchsatz-optimierter IP-Core zur Anbindung von Festplatten und Solid-State-Drives mit Serial-ATA Schnittstelle PoC-Bibliothek: Arithmetik, Datenstrukturen, Controller
Alternative Ansätze zur Hardwaresynthese	Automatisiertes Carry-Chain Mapping Formale Kernelsynthese über QBF-Löser High-Level-Synthese

***********English***********

Tools for the development of embedded applications
- Instruction set modelling and architecture simulation
- Target debugger for embedded systems

Heterogenios and highly parallel computing
- Applikations specific acceleration kernel for GPUs and FPGAs
- Heterogenious system integration with loose (PCIe, GbEth) and
closely (Zynq, FPGA SoC) coupled accelerators
- Runtime reconfiguration and user isolation

Highly efficient reusable digital design components
- PoC-library: arithmetic, data structures, controller

Alternative attempts to hardware synthesis
- Automated carry chain mapping
- Formal kernel synthesis with QBF solver
- High level synthesis

instruments

View instruments (8)

Affiliations

Parent Units

name	type	actions
Institute of Computer Engineering	Institute	view

Last Update

Last updated at: 2017-05-29 12:56 CEST